elspear FPGA/CPLD、アナログ、オリジナルボード開発関連 技術情報サイト

FPGA/CPLD、アナログ、オリジナルボード開発関連 技術情報サイト elspear - エルスピア

株式会社エルセナが運営するサイトです。

  • HOME
  • メーカから探す
  • カテゴリから探す
  • テクノロジから探す
  • アプリケーションから探す

ソフトウェア・エンジニアのための FPGA + ソフトコア CPU 実装ワークショップ

〜アルテラ FPGA でマイコンを実現!〜

アルテラが提供する、世界で最も汎用性に優れたエンベデッド・ソフトコア・プロセッサ Nios ® II は、アルテラFPGA 自体の性能向上と高集積化に比例して利用範囲が大きく広がり、FPGA で実現するSoC として、その中心を担っています。
本ワークショップは、FPGA の基本、そしてNios II の特徴と設計の仕方を、主にソフトウェア・エンジニアの皆様に、技術情報、並びに実機を用いて、その柔軟性と設計生産性の高さを体験して頂くことを目的としています。

Nios II


開催情報

日程 時間 場所 定員 状況 お申し込み
2011年7月29日(金) 13:30-17:30 (株)エルセナ新宿本社

30名

受付終了

-

2011年9月13日(火) 13:30-17:30 (株)マクニカ第一ビル 2F

30名

受付終了

-



受講対象者:Nios II に興味のあるソフトウェア・エンジニアの方
受講料: ¥15,000 (消費税抜・事前登録制)
※当日は、PCのご持参をお願いします。


セミナ タイムテーブル

13:00

13:30-13:35

13:35-14:00

14:00-14:40

14:40-14:55

14:55-15:10

15:10-16:30

16:30-17:10

17:10-17:25

17:25-17:30

:開場

:ご挨拶

:FPGAとは

:Nios II プロセッサ概要

:BeMicro SDK Evaluation Kit の紹介

:休憩

:演習

:チャレンジNios II !(富士ソフト株式会社)

:アルテラ・エンベデッド・イニシアチブ&製品ポートフォリオ

:終わりに

※内容は変更させていただく場合がございますのでご了承ください。






最も汎用性に優れたプロセッサ Nios II

  コンフィギュレーション可能な ソフト・プロセッサ 
32 ビット RISC による3タイプのコアを用意
Quartus® II で論理合成可能
  カスタマイズ可能なペリフェラル・セット
既に用意されているペリフェラル IP で組み合わせ
  アルテラFPGA (Stratix®, Arria® , Cyclone®  シリーズ)、ストラクチャードASICへの搭載可能
  ロイヤリティ・フリー
  入手性、機能の陳腐化といった汎用マイコン使用時のリスクを軽減!



Nios II Software Build Tool

  Eclipse プラグイン対応Nios II ソフトウェア・ビルド・ツール
  業界標準であるEclipse のために、プラグインとして設計・構築された完全な統合開発環境
  大規模ソフトウェア・アプリケーションや、チーム・ベース・ソフトウェア・デザインの生産性を向上
  Nios II IDE
ソース・ナビゲータおよびエディタ
ソース・デバッガおよびプロファイラ
C/C++用コンパイラ、リンカ、およびアセンブラ
 
 
 


BeMicro SDK Evaluation Board

  USB タイプの新しい評価キット
  PC 経由の電源で動作可能
  小型ながら豊富なペリフェラル
イーサネット
SD カード
温度センサ
64MB モバイルDDR SDRAM


参加者全員に BeMicro SDK Evaluation Board をプレゼント!

これ1台で、どこでも評価可能!!









お問い合わせはこちらから資料請求はこちらから