FPGA/CPLD、アナログ、エルセナ取扱製品 技術情報サイト elspear - エルスピア

株式会社エルセナが運営するサイトです。

  • HOME
  • 商品を探す
  • 技術情報
  • セミナー・ワークショップ
  • お問い合わせ

Qsys システム統合ツール

Qsys

検証の部屋:
『 アルテラ PCI Express ハード IP を使用した Qsys
システム統合ツールでの DMA 転送の実現(基礎編) 』 はこちらから


『 アルテラ PCI Express ハード IP を使用した Qsys
システム統合ツールでの DMA 転送の実現(ハードウェア編) 』 はこちらから

 

Qsys システム統合ツールは、IP (Intellectual Property) ファンクションとサブシステムを接続するインタコネクト・ロジックを自動的に生成して、FPGA デザイン・プロセスの時間と労力を大幅に節約します。Qsys は、FPGA に最適化されたネットワーク・オン・チップ (NoC) の新しい技術で開発されており SOPC Builder の次世代ツールにあたり、SOPC Builder と比べて、性能の向上やデザインの再利用のしやすさ、そして検証の迅速化を実現しています。


Qsys の利点 Qsys の特長
開発期間の短縮
  • 使いやすい GUI インタフェースにより、IP 機能とサブシステムを素早く統合
  • インタコネクト・ロジック (アドレス/データ・バスの接続、バス幅整合ロジック、アドレス・デコーダ・ロジック、アービトレーション・ロジックなど) を自動的に生成
  • アルテラと IP パートナーよりQsys に準拠したプラグ・アンド・プレイ IPを提供
  • システムの HDL を自動的に生成
  • 階層デザイン・フローがスケーラブルなデザインを実現し、チーム・ベースの設計をサポートすることで、デザインの再利用性を最大化 (デモを視聴)
  • SOPC Builder によるデザインを Qsys に移行するフロー (デモを視聴)
タイミング・クロージャの短縮
  • NoC アーキテクチャと自動パイプライン処理に基づく高性能 Qsys インタコネクトは、SOPC Builder のシステム・インタコネクト・ファブリックの最大 2 倍の性能を実現 (デモを視聴)
  • 自動パイプライン処理を積極的に制御して、fmax とレイテンシに対するシステム要件に対応
検証期間の短縮
  • テストベンチの自動生成と検証 IP スイートにより、シミュレーションを早く開始 (デモを視聴)
  • 実機システムにデバッグ用の読み出し/書き込みトランザクションを送信して、ボード完成までの期間を短縮 (デモを視聴)

Qsys の資料

  オンライン・セミナー 
Conquer FPGA Design Complexity with System-Level Integration (英語版)
5 Reasons to Switch from SOPC Builder to Qsys (英語版)
Easily Create PCIe-Based Designs for FPGAs (英語版)
  オンライン・ビデオ・デモ 
Qsys インタコネクトで実現するパフォーマンス向上(英語版)
Qsys による階層システムの設計(英語版)
Move Your Design from SOPC Builder to Qsys (英語版)
Start Design Simulation Faster with Qsys (英語版)
Cut On-Chip Debug Cycles Using Qsys (英語版)
  ホワイトペーパー: Applying the Benefits of Network on a Chip Architecture to FPGA System Design (英語版・PDF) 
  カンファレンスペーパー: A Methodology for Creating Reusable Design Blocks Targeting FPGA Devices (英語版・PDF) 
  Qsys に準拠した IP 

スタートガイド

   Qsys チュートリアル
   リリース・ノート (英語版・PDF)および AN632: SOPC Builder to Qsys Migration Guidelines (英語版・PDF)を読む
   Qsys リファレンス・デザインを参照する
   技術サポートおよび関連資料を参照する
   Quartus II 開発ソフトウェア (Qsys を含む) をダウンロードする


オンライン・セミナー

    

Conquer FPGA Design Complexity with System-Level Integration (英語版)
Qsys がどのように生産性を向上させ、今後の FPGA デザインの貴重な開発時間を節約できるかを解説
オンライン・セミナー(英語版)を視聴 [約15分]


   

5 Reasons to Switch from SOPC Builder to Qsys (英語版)
・ SOPC Builder と比較した Qsys の利点を解説
・ SOPC Builder によるデザインを Qsys に移行する方法を解説
オンライン・セミナー(英語版)を視聴 [約20分]

 

    Easily Create PCIe-Based Designs for FPGAs (英語版)
・ Qsys を使用して PCIe デザインをいかに簡単に構築できるかを解説
・ 最適化された PCIe メモリ・マップド IP コアの利点を解説
オンライン・セミナー(英語版)を視聴 [約11分]

ビデオ・デモ

     

Qsys インタコネクトで実現するパフォーマンス向上(英語版)
レジスタの自動パイプライン処理によって、Qsys インタコネクトの性能をどのように改善できるかを紹介します。
視聴する [約5分]


  

Qsys による階層システムの設計(英語版)
・ チーム・ベースのデザイン・フローを使用して、大規模なシステムをどのように構築できるかを紹介します。
・ SOPC Builder によるデザインを Qsys に移行する方法を解説
・ サブシステムを使用して大規模なシステムを構築します。
視聴する [約7分]


   Move Your Design from SOPC Builder to Qsys (英語版)
・ SOPC Builder によるデザインを Qsys にどのように移行するかを紹介
・ 使用可能な移行リソースを解説
視聴する [約4分]

   Start Design Simulation Faster with Qsys (英語版)
・ テストベンチをどのように自動生成するかを紹介
・ 使用可能な検証 IP スイートを解説
視聴する [約6分]

   Cut On-Chip Debug Cycles Using Qsys (英語版)
・ Qsys システムをリアルタイムでどのようにデバッグするかを紹介
・ 読み出し/書き込みトランザクションを使用して、ボード完成までの期間を短縮する方法を解説
視聴する [約6分]

 



お問い合わせはこちらから資料請求はこちらから