FPGA/CPLD、アナログ、エルセナ取扱製品 技術情報サイト elspear - エルスピア

株式会社エルセナが運営するサイトです。

  • HOME
  • 商品を探す
  • 技術情報
  • セミナー・ワークショップ
  • お問い合わせ

もっとも汎用性に優れたエンベデッド・プロセッサ

アルテラのソフトコア・プロセッサ Nios® II は必要とされる機能、コスト、性能要求を満たし、かつライフ・サイクルの管理が非常に容易なプロセッサであり、搭載製品の市場への早急参入を実現します。Nios II プロセッサは常にユーザのニーズに最適なソリューションを提供します。


Nios II エンベデッド・プロセッサ

Nios II は、アルテラの FPGA や HardCopy®シリーズにユーザーがカスタマイズして組み込むことが出来るソフトウェアCPU コアです。

表 1 に、Nios II プロセッサの概要を示します。

表 1. Nios II エンベデッド・プロセッサの概要

カテゴリ 特長
CPU アーキテクチャ 32 ビット・インストラクション・セット
32 ビット・データ・パス
32 個の汎用レジスタ
32 個の外部割込みソース
2G バイトのアクセス可能なアドレス空間
オン・チップ・デバッグ JTAG ベースのデバッグ・ロジック、ハードウェア・ブレークポイント、データ・トリガ、オン・チップおよびオフ・チップ・トレース
カスタム・インストラクション 最大 256個のユーザ定義の CPU インストラクション
ソフトウェア開発ツール Nios II 統合開発環境(IDE)
GNU ベースのコンパイラ
ハードウェア支援デバッグ・モジュール



低コスト

   ロイヤリティ・フリー・ライセンスを提供
 

プロセッサ、ペリフェラル、メモリ、および I/O インタフェースを 1個の FPGA に統合することで、システム・コスト、煩雑性および消費電力を低減

 

量産アプリケーション向け製品にアルテラのストラクチャード ASIC 製品への移行手段を提供

  無償で評価可能

 


高性能

   250 MHz を超える性能を実現
 

ハードウェア・アクセラレータを使用してシステム性能を大幅に向上

 

複数の CPU を使用してシステム性能を向上

  

長い製品寿命

   IP ブロックや FPGA の使用により迅速な市場投入
 

インフィールドで新機能追加のアップグレード行い、市場競争力を向上かつ製品寿命を延長

 

ソフトコア Nios II プロセッサを使用してプロセッサの陳腐化を防止

 

柔軟な機能セット

   コストや性能別に最適化された3つのプロセッサ・コアから選択可能
 

  

Nios II/f (fast) - 性能を最適化。最大性能 200MHz 以上を提供

 

   

Nios II/e (economy) - サイズ重視。消費するロジック・エレメントを最小限に抑える

 

Nios II/s (standard) - 性能とサイズのバランスを重視
  ペリフェラルやメモリ・インタフェース・ライブラリから選択してシステムをカスタマイズ
  SOPC Builder に、標準ペリフェラルとインタフェースを用意
  ユーザのカスタム・ペリフェラルやインタフェース・ロジックをシームレスに統合
  作成した独自のペリフェラルをユーザー・ロジックへのインタフェース・ウィザードで最低限の操作で結合

使いやすい開発ツール

   Nios II 統合開発環境(IDE)
 

  

Eclipse IDE プロジェクトをベースにした機能豊富なソフトウェア開発環境

  SOPC Builder
  業界一のシステム・レベル設計および統合ツール
  エンベデッド・ソフトウェア
  ワールドクラスのソフトウェア・ツール・ベンダから提供されるオペレーティング・システム、ミドルウェア、デバッガ、および統合開発環境



システム性能の向上

   マルチプロセッサ・システム
 

  

例えば、複数の Nios II/f コアを 1つのデバイス内に配置して、性能を数桁も向上させることができます。

  カスタム・インストラクション
  プロセッサのインストラクション・セットを最大 256 個のアプリケーション固有の操作に拡張できます。
  C-to-Hardware アクセラレーション・コンパイラ(C2H コンパイラ)
  ANSI C で記述されたコードにおいて、高速化が要求される関数を FPGA 内でハードウェア・アクセラレートに変換することにより、性能を向上させるためのツールです。




お問い合わせはこちらから資料請求はこちらから